IEEE International Symposium on Circuits and Systems (ISCAS)はIEEE Circuits and Systems (CAS) Societyのフラグシップカンファレンスです。1968年から毎年開催される歴史ある国際学術会議であり、回路とシステムの理論、設計、実装に関する分野の発展を目的としています。今回はCAS Societyが75周年を迎えたことで、盛大な催しが開かれました。
私は、サイドチャネル攻撃への対策を研究しています。サイドチャネル攻撃は、チップが暗号処理中に発する電磁波や電力からインターネット上の暗号通信に使用される鍵を推測可能です。これはデバイスを奪取し解析するだけで秘密情報を取得可能であることを示しており、非常に脅威とされています。
このため、サイドチャネル攻撃への対策回路が多く研究されています。しかし、その多くはセキュリティを向上させることのみに着目しており、チップに実装するにあたっての回路面積については考慮していません。IoTサービスが普及し、IoTデバイスの数が増加している現代社会において、セキュリティだけではなくIoTデバイスのような実装面積が重要な指標となるデバイスへ適用可能な対策が必要とされています。
私の研究では、この実装面積に着目した上で、先行研究より高いセキュリティを示す対策回路を提案しています。面積を削減させた対策実現のため、入力データのビット遷移に着目し、それをマスクすることで消費電力から秘密情報を盗み取られない手法を研究しています。
本学会において私は、“A Light-weight and Tamper-resistant AES Implementation by FPGAs”という題目でポスター発表を行いました。対策手法は実装面積を削減させるために、FPGAのハードマクロであるDCMとAESにおいて非線形演算を行うS-boxを利用したノイズ注入法を提案しました。発表では聴講者と提案したDCMによるノイズ生成、また乱数を掛け合わせた時の乱数性について議論しました。
ポスター発表時に多くの人に自分の研究を聞いてもらうことができました。同じような分野の聴講者とは提案手法について議論し、新たな意見やアイディアを得られました。また、異なる分野の研究をしている人にも聞いてもらえましたが、自分の研究を説明する上で、短い時間で興味を持ってもらえるような、納得してもらえるような説明をすることを難しく感じました。今回の学会発表を通して、自身の説明能力の拙さを実感するとともに英語力の向上の必要性も痛感しました。
また、本学会では自身のポスター発表だけではなく、自分の研究分野に関する口頭発表も聴講しました。他発表者の発表を聴講して、自分の研究分野に関する知見や最先端技術の研究から刺激を得ることができました。
本国際会議で得られたフィードバックをもとに、今後も研究活動に励んでいきたいと考えています。
最後となりますが、本学会参加にあたり、貴財団にご支援いただきましたこと、心より感謝申し上げます。
